存储器制造商加码布局NAND

记忆体制造商加码布局NAND Flash

在本周于美国加州举行的快闪记忆体高峰会(Flash Memory Summit)上，全球几家主要的记忆体制造商纷纷表示看好3D NAND快闪记忆体(flash)的未来发展，并透露了一部份的开发蓝图。而其最近的竞争对手——长江存储科技公司(Yangtze Memory Technology Corp.；YMTC)更积极接触媒体，深入介绍其最新3D NAND技术架构与发展前景。

海力士(SK Hynix)也十分乐于提供其96层(96-layer)元件的详细资讯。东芝(Toshiba)宣布推出一款低延迟晶片，正面挑战三星(Samsung)的Z-NAND和英特尔(Intel)的Optane。美光(Micron)仅简要介绍其下一代计划，而Western Digital (WD)则推出了全新软体，作为其资料中心策略的一部份。

事实上，这些消息的发布，正值硬碟仍主导目前的电脑储存之际。然而，根据一些市场预测，NAND flash正在市场上刮起一阵旋风，预计到2025年将占据市场的半壁江山。

海力士Tbit级晶片明年出样

海力士宣布将在今年年底前针对行动系统出样其512-Gbit 96层晶片，采用11.3 x 13-mm2封装。明年6月之前，该公司还将出样一款以16 x 20-mm2封装的Tbit级版本，即所谓的V5系列。这两款晶片均采用电荷储存架构，支援高达1.2-Gbits/s/pin的资料速率。

V5系列元件的尺寸比其现有72层NAND晶片更小30%，但读取速度提高了25%，写入性能也提升了30%。相较于现有的产品，整体功率效率大幅提高150%。

海力士目前已经开始研发128层的下一代产品了。该公司NAND开发和业务策略资深副总裁Hyun Ahn表示，该公司预计最终将提供堆叠高达500多层并在单一封装中支援高达8 Tbits的晶片。

而近来才刚完成改革的东芝记忆体公司(Toshiba Memory Corp.)表示，明年初将会开始生产1.33-Tbit晶片。该晶片将会是采用其BiCS架构的Gen 4版本，支援96层和每单元4位元(4-bits/cell)架构。

另外，东芝并发布XL-Flash晶片，可支援较其现有3-bits/cell元件的随机读取延迟更低1/10。这款元件采用更短的字线以及更多平面层，但也利用了现有的BiCS制程与介面。

该公司声称拥有主要的SATA市场，但也预期这种介面将在大约两年内消失，取而代之的是SAS和NVMe介面。今年的快闪记忆体高峰会现场上就展示了多款采用PCI Express Gen 4的NVMe介面。

Toshiba XLFlashXL-Flash将与三星的Z-NAND和英特尔的Optane展开竞争

美光、WD的晶片蓝图

美光看好NAND成长态势，但并未透露太多的发展蓝图。美光与英特尔最近才宣布将于2019年结束双方在3D XPoint记忆体的合作。

相较于其现有的96层元件，美光下一代NAND的写入频宽将增加30%，成本/位元将降低40%。该公司指出，这些进展一部份来自于专有的替代闸极和低电阻金属。

该公司先前曾经表示计划将4-bits/cell技术应用于其现有的3D NAND元件，以提供Tbit级晶片。美光非挥发记忆体整合部门副总裁Russ Meyer表示，该公司预计其设计将可扩展到200层以上，并顺利进展至下一个十年。

Western Digital则推出新的硬碟和固态阵列与管理软体，期望在蓬勃发展的资料中心储存市场占据更大份额。WD资料中心部门总经理Phil Bullinger表示，这两种系统的机械设计和新的虚拟化API都将开放。

WD的OpenFlex E3000将采用NVMe在3U系统中封装高达610TB的NAND储存。D3000将在搭载25-Gbit/s乙太网路的1U机箱中承载高达168TB的硬碟储存空间。

该公司预计一些大型资料中心将设计各种不同的硬体以满足其需求。他们还预计第三方公司将会在WD新的虚拟化API之上编写自己的管理软体。

Objective Analysis资深储存分析师Jim Handy说：“储存技术变得越来越复杂，因此，供应商不能再只是提供简单的储存元件，而将剩余的系统设计留给OEM。”。

东芝和其他几家公司也分别推出了软体，通常都采用NVMe协议，透过乙太网路和其他结构管理储存网路。

长江存储积极抢进NAND市场

储存产业新秀——长江存储则希望在明年7月开始生产64层256-Gbit NAND，其上并采用晶圆键合周边装置I/O电路。如果一切顺利，一年之后，就可能在中国武汉总部的新厂第一阶段，以月产10万片的速度量产约100-mm2的晶片。

新厂的第二阶段则将使64层元件达到300,000片的月产能。然而，目前开发中的下一代128层元件的尺寸将会更小。

支援4-bits/cell架构的128层晶片可望在18个月内准备就绪，提供512-Gbit或甚至是Tbit级的晶片，实际取决于长江存储所使用的晶片尺寸。记忆体产业资深专家和紫光集团(Unigroup)代表高启全表示，如果成功了，这种设计就能够推动该公司在全球NAND市场占据10～20%的占有率，并得以在起伏不定的市场中生存下来。

长江存储执行长杨士宁说：“我们并不会亏本追逐规模。”他强调该公司选择不在此时出货第一代64-Gbit元件。

虽然产量和可靠度可以接受，“但从成本的角度来看，它并没有竞争力。”他并补充说64层元件应该达到三星最新元件位元密度的10~20%，并可望为长江存储带来10%~20%的利润。

Xtacking架构的技术基础来自前XMC于武汉厂为CMOS成像器开发5年多的晶圆键合技术。长江存储并将其“几微米的间距”缩小到仅约100nm，以用于3D NAND。

为了校准单独的NAND和I/O晶圆——这项工作中最棘手的部份，晶圆厂使用位于晶圆上方和下方的摄影机与诊断工具。透过等离子体活化被挤压在一起的晶片表面，并以低温退火处理。然后，在I/O晶圆的背面进行加工，以便在晶片背面形成焊垫。

杨士宁说，这种方法并不至于影响产能，也将会用于64层晶片上。可靠性数据“看起来还不错”，而且记忆体单元尺寸和耐久性也都与竞争产品差不多。

尽管如此，杨士宁说：“走上这条道路需要一些勇气，因为要让这项技术发挥作用并不容易……高启全和我来来回回多次后才做了这个决定。”

长江存储凭藉其1,500多名工程师和500项中国和国际专利，自行开发出Xtacking技术。同时，它还获得了Arm、IBM、Spansion和研究机构的授权技术。因此，尽管受到目前的出口管制，杨士宁仍表示，相信长江存储仍然能够取得所需的设备和材料——这是该公司从美国采购的最大部份。