长鑫存储技术迈向DRAM 17nm制程

在国内的动态随机存储器(Dynamic Random Access Memory，DRAM)的技术研发上，长鑫存储已经打造了第一代 19nm 的 8Gb DDR4 芯片，同时也开始着手于17nm的DRAM芯片，17nm 相较于 19nm 的 DRAM 芯片制备难度会更大。
目前，随着动态随机存取存储器(DRAM)的器件特征尺寸的不断缩小，其结构中的氧化层厚度已接近量子隧穿效应(Quantum tunneling effect)的限制，造成漏电流随氧化层厚度减小呈指数增长。一般情况下，如果采用高介电常数氧化物可以维持足够的驱动电流，并且有效抑制量子隧穿效应。然而，随着DRAM器件尺寸不断的微缩，现行的介电材料组合以及其堆迭方式已无法满足次世代DRAM组件对电容介质结构高电容值与低漏电流不断提高的要求。
如果在制备中导入HKMG技术可以让芯片更轻薄、体积更小，因此长鑫存储申请了一项名为“电容介质结构、电容器阵列结构及制备方法”的发明专利（申请号：201810895286.2），申请人为长鑫存储技术有限公司。
该发明提供一种电容介质结构、电容器阵列结构及制备方法，用于解决DRAM器件所要求的高电容值与低漏电流的问题。
 
此发明中的电容介质结构主要由三大部分组成： 上电极层102、电容介质结构20以及下电极层101。其中电容介质结构20位于下电极层101与上电极层102之间，由多晶型电容介质层21、侧边禁带宽度层22、中间层禁带宽度层23和掺杂型电容介质层24叠置构成。

一些常用介电材料的介电系数与其禁带宽度的关系，可以看到大多数材料都无法同时满足具有高介电常数与宽禁带宽度的优点。我们将介电常数大于20的材料定义为高介电常数材料，将禁带宽度大于8.8eV的材料定义为宽禁带宽度材料，而宽禁带宽度材料可以作为构成中间层禁带宽度层23的材料，并且其禁带宽度是大于侧边禁带宽度层22的禁带宽度。另外在该电容介质的设计中，通过引入掺杂型电容介质层24，增加了电容介质结构20的电容值，同时，由于掺杂型电容介质层24具有高漏电的缺点，我们又引入了禁带宽度大于8.8eV的中间层禁带宽度层23，再加入非晶态的缓冲型电容介质层25作为缓冲，以改善漏电。

该电容介质结构的制造方法，首先我们需要提供一种具有下电极层101的载体；然后在此下电极层101的表面上形成多晶型电容介质层21、侧边禁带宽度层22、中间层禁带宽度层23和掺杂型电容介质层24。其中，掺杂型电容介质层的材料24包括本征材料及掺杂物，而本征材料与多晶型电容介质层21的材料相同，并且掺杂物的介电常数要大于多晶型电容介质层21的介电常数。最后我们在掺杂型电容介质层24上形成上电极层102。
在长鑫存储提出的新型电容介质方案中，电容介质结构通过引入高介电常数材料及低漏电材料，获得了相比现有技术具有更优的高电容值与低漏电性能的电容介质结构。与此同时，在此发明的基础上提出的电容介质结构所制备的电容器阵列结构也具有更高的电容值及更好的抗漏电性能。相信在长鑫存储量产该系列芯片时，并采用此工艺制备的DRAM之后，一定会给当前被国外垄断的DRAM市场一阵巨大冲击。

长鑫存储在堆栈式DRAM中的技术改进

长鑫存储买下了奇梦达留下的1000万份关于DRAM技术的文件，其中就包括奇梦达的Buried Wordline堆叠式技术。
动态随机存储器(Dynamic Random Access Memory，DRAM) 是计算机中常用的半导体存储器件，由许多重复的存储单元组成。DRAM 技术其实有沟槽式（Trench Dram）和堆栈式（Stack Dram）两种，虽然堆栈式技术的竞争力相对较好，但是由于早期的市场原因，该技术被搁浅，同时发明Stack Dram的奇梦达 Qimonda 公司也宣布破产。
在当前市场上DRAM主要被韩国的三星、SK海力士以及美国的美光科技等国外公司的垄断，而国内的长鑫存储公司为了突破国外这一封锁线，买下了德国奇梦达 Qimonda早期关于Stack DRAM的1000万份技术文件。
在Stack Dram中随着采用埋入式字线结构的动态随机存储芯片的制程微缩，字线的结构也在不断缩小，同时电子迁移率衰减和饱和速度限制了驱动电流的提高，器件性能的改善变得非常困难。为了解决这一问题，长鑫存储申请一项名为“半导体存储器件结构及其制作方法”的发明专利（申请号：201711440259.8），申请人为长鑫存储技术有限公司。
该发明提供了一种半导体存储器件结构及其制作方法，用于解决现有技术中动态随机存储芯片性能的改善越趋困难的问题。

该发明专利中提的一种半导体存储器件结构的，首先我们提供一种硅基底101，它是包含单晶硅衬底(Si)及绝缘体上硅衬底(SOI)所组成群组中的一种，在硅基底101的表面采用外延生产工艺，可以形成锗硅渐变缓冲层102，其厚度介于500纳米～1000纳米之间。在锗硅渐变缓冲层102上是锗硅弛豫层103，为了保证锗硅弛豫层103与后续外延的单晶硅之间具有较大的晶格常数差，从而提高后续制作的埋入式字线结构的沟道应力，并提高器件性能，该层的锗含量会远大于锗硅渐变缓冲层102的锗含量。同样我们也可以用相同的方法在锗硅弛豫层103上形成硅外延层107，然后采用化学机械抛光工艺(CMP)对所述硅外延层107表面进行抛光，以获得平滑表面。
我们采用双重曝光(Double Patterning)、间距倍增(Pitch Doubling)及四重曝光(Quadruple Patterning)组成群组中的一种，用来形成顶层部109中埋入式字线结构的掩膜图案111。
另外，锗硅弛豫层103还包括中央弛豫侧壁106b，其位于两相邻的填充沟槽105b之间，周边弛豫侧壁106a以及中央弛豫侧壁106b也可以为埋入式字线结构的沟道提供应力。
此发明设计的半导体存储器件的结构中，是将两条埋入式字线结构分别设置在锗硅弛豫层填充沟槽内的有源区中，通过这种设计弛豫侧壁会对其内的有源区产生应力，以提高沟道内部电子的迁移率，进而提高器件性能。同时在本发明中还巧妙的设计了锗硅渐变缓冲层及锗硅弛豫层的锗硅比例，可以有效提高锗硅弛豫层的质量，并藉以提高外延硅外延层的生长质量。
长鑫存储在继承了 Stack Dram 优良传统的同时，又提出了新的技术创新和改进，有效克服了现有技术中的种种缺点，并且使该动态随机存储器具高度产业利用价值。