以新型RPC DRAM实现即时视讯处理最佳化

RPC DRAM是一种新的DRAM架构，虽然市场对它并不熟悉，但它将展现能为终端视讯处理节点提供最佳整体SWaP-C的优势。 在先前的“为即时视讯处理选择SWaP-C最佳化方案”文章中，我们注意到运算处理正朝向边缘(Edge)，并将更进一步进入终端(Endpoint)。实作证明，透过采用分散式架构、即本地化的终端处理方案，比起以针对多媒体处理最佳化的现成商用边缘处理器，能有机会进一步降低整体尺寸、重量、功率及成本(Size、Weight、Power与Cost，简称SWaP-C)。
若采用资源余量(Headroom)多的选择，刚开始的零件开销可能会很便宜，但是最终可能会消耗更多的总功率，且在重量更大的情况下，会占用更多的XYZ空间，且可能会产生热源集中的散热问题。进行SWaP-C分析将揭晓情况是否如此；记忆体是最可能被过度配置的元件之一，我们将展示它如何以多种方式加剧影响SWaP-C。我们也将讨论可解决此一问题的新型DRAM。

RPC DRAM旨在满足对高频宽但容量适中的记忆体系统需求，例如用于影像缓冲及其他频宽密集型应用。当其与Lattice FPGA配对并部署在具有终端处理功能的分散式系统架构时，与标准DDR / LPDDR类型的DRAM相比，它不仅避免了记忆体系统容量的过度配置，更节省功率，减少PCB所占面积和降低接脚数。
RPC DRAM和Lattice FPGA采用晶圆级WLCSP封装，为半导体封装提供最小体积且成本最低的IC产品，特别是与其他的小型化元件结合，创造出使用标准PCB制造技术却能达成低成本次系统小型化之新境界。 运用最新的isoPowerR解决EMI问题  
如果使用资料位元组(8-bit)的资料选通(data strobes)讯号，则RPC DRAM具有24个切换讯号接口；如果选用16-bit的data strobes讯号模式，则RPC DRAM具有22-接脚介面。
封装

RPC DRAM旨在满足对高频宽但容量适中的记忆体系统需求，例如用于影像缓冲及其他频宽密集型应用。当其与Lattice FPGA配对并部署在具有终端处理功能的分散式系统架构时，与标准DDR / LPDDR类型的DRAM相比，它不仅避免了记忆体系统容量的过度配置，更节省功率，减少PCB所占面积和降低接脚数。
RPC DRAM和Lattice FPGA采用晶圆级WLCSP封装，为半导体封装提供最小体积且成本最低的IC产品，特别是与其他的小型化元件结合，创造出使用标准PCB制造技术却能达成低成本次系统小型化之新境界。