AMD打算RAM内存都整合到CPU上
* 来源 : * 作者 : admin * 发表时间 : 2023-02-24
在搞事的路上 AMD 从没打算停步,打算连 RAM 都整合到 CPU 上
在目前先进制程工艺进度缓慢的情况下,多晶片整合封装成了半导体行业的大趋势,各大厂家不断玩出新花样。
ISSCC 2023 国际固态电路大会上,AMD 提出了多种新的整合封装的新想法,其中之一就是在 CPU 处理器内部,直接堆叠 DRAM,而且是多层堆叠。
据了解其有两种办法,一种方式是让 CPU 计算模块、DRAM 并排封装在矽中介层上,而另一种方式就是在计算模组上方直接堆叠 DRAM,有点像手机 SoC。
AMD 表示,这种新的设计可以让计算核心以更短的距离、更高的带宽、更低的延迟访问 RAM,而且能大大降低功耗,2.5D封装可以做到独立 RAM 功耗的 30%左右,3D混合键合封装更是仅有传统的1/6。而这样的好处就是,主板上的 DIMM 插槽可以省掉了,当然这要在 RAM 容量足够大的情况下。
不仅如此,AMD 甚至考虑在 Instinct 系列加速卡已经整合封装 HBM 高频宽 RAM 的基础上,在后者之上继续堆叠 DRAM,但只是一层,容量不会太大。
这样的最大好处是一些关键算法内核可以直接在整合 RAM 内执行,而不必在 CPU 和独立 RAM 之间往复通信传输,从而提升性能、降低功耗。
另外,AMD 还设想在 2D/2.5D/3D 整合封装晶片的内部,除了 CPU+GPU 混合计算核心,还集成更多模块,包括 RAM、统一封装光网络通道物理层、特定域加速器等等,并引入高速标准化的晶片间接口通道(UCIe)。
倘若 AMD 真的做到了,这将又会是一个历史时刻。
在目前先进制程工艺进度缓慢的情况下,多晶片整合封装成了半导体行业的大趋势,各大厂家不断玩出新花样。
ISSCC 2023 国际固态电路大会上,AMD 提出了多种新的整合封装的新想法,其中之一就是在 CPU 处理器内部,直接堆叠 DRAM,而且是多层堆叠。
据了解其有两种办法,一种方式是让 CPU 计算模块、DRAM 并排封装在矽中介层上,而另一种方式就是在计算模组上方直接堆叠 DRAM,有点像手机 SoC。
AMD 表示,这种新的设计可以让计算核心以更短的距离、更高的带宽、更低的延迟访问 RAM,而且能大大降低功耗,2.5D封装可以做到独立 RAM 功耗的 30%左右,3D混合键合封装更是仅有传统的1/6。而这样的好处就是,主板上的 DIMM 插槽可以省掉了,当然这要在 RAM 容量足够大的情况下。
不仅如此,AMD 甚至考虑在 Instinct 系列加速卡已经整合封装 HBM 高频宽 RAM 的基础上,在后者之上继续堆叠 DRAM,但只是一层,容量不会太大。
这样的最大好处是一些关键算法内核可以直接在整合 RAM 内执行,而不必在 CPU 和独立 RAM 之间往复通信传输,从而提升性能、降低功耗。
另外,AMD 还设想在 2D/2.5D/3D 整合封装晶片的内部,除了 CPU+GPU 混合计算核心,还集成更多模块,包括 RAM、统一封装光网络通道物理层、特定域加速器等等,并引入高速标准化的晶片间接口通道(UCIe)。
倘若 AMD 真的做到了,这将又会是一个历史时刻。