Lam Research 科林研发推出全球首款晶边沉积解决方案以提升晶片良率

Lam Research 科林研发（Nasdaq: LRCX）推出了 Coronus DX，这是业界首款最佳化的晶边沉积解决方案，旨在解决下一代逻辑晶片、3D NAND 和先进封装应用中的关键制程挑战。随着半导体不断地微缩，晶片制造变得越来越复杂，在矽晶圆上建构奈米级元件需要数百个制程步骤。仅需一个步骤，Coronus DX 即可在晶圆边缘的两侧沉积一层专有的保护膜，有助于防止在先进半导体制程中经常发生的缺陷和损坏。此一先进技术提高了良率，并使晶片制造商能够导入新的先进制程来生产下一代晶片。Coronus DX 是 CoronusR 产品系列的最新成员，扩展了科林研发在晶边技术方面的领先地位。

科林研发全球产品事业群资深副总裁 Sesha Varadarajan 表示：“在 3D 晶片制造世代，生产的过程复杂且成本高昂。基于科林研发专精的晶边创新，Coronus DX 有助于驱动可预测的制造和大幅提高良率，让以前不可实现的技术，可导入于先进逻辑晶片、封装和 3D NAND 生产制程。”
沉积在制程整合过程中增加了关键保护 与 Coronus 晶边蚀刻技术互补，Coronus DX 实现了突破，让晶片制造商可采用新的元件结构。重复制程会导致残留物和微粗糙沿着晶圆边缘积聚，它们可能会剥落、漂移到其他区域并产生导致元件失效的缺陷。例如： 在 3D 封装应用中，来自后段的材料可能会移转，并在未来的制程中成为污染源。晶圆边缘的轮廓塌边会影响晶圆接合的品质。制造 3D NAND 所需的长时间湿式蚀刻制程可能会导致晶圆基板的边缘造成严重损坏。
Coronus DX 仅需一个步骤即可在晶圆边缘的两侧沉积一层专有的保护膜，有助于防止在先进半导体制程中经常发生的缺陷和损坏当这些缺陷不能被蚀刻掉时，Coronus DX 会在晶边沉积一层薄的介电保护层。精确和可调控的沉积有助于解决这些可能影响半导体品质的常见问题。
CEA-Leti 半导体平台部门负责人 Anne Roule 表示：“CEA-Leti 运用其在创新、永续技术解决方案上的专业知识，帮助科林研发因应先进半导体制程方面的关键挑战。透过简化 3D 整合，Coronus DX 促使良率显著提升，使晶片制造商能够采用突破性的生产制程。”
专有制程推动良率提升 Coronus DX 实现了一流的精密晶圆置中定位和制程控制，包括整合量测，以确保制程的一致性和可重复性。Coronus 产品可逐步地提高晶圆良率，在每个蚀刻或沉积步骤中增加 0.2% 至 0.5% 的良率，就可使整个晶圆生产流程的良率提高多达 5%。每月生产超过 100,000 片晶圆的制造商，在使用 Coronus 后，一年中可额外产出数百万个晶粒 — 其价值高达数百万美元。
各大主要晶片制造商皆采用了 Coronus Coronus 产品系列于 2007 年首次推出，被各大主要半导体制造商采用，在全球共安装了数千个腔体。科林研发的 Coronus 产品系列是业界首款经过大量生产验证的晶边技术。其 Coronus 和 Coronus HP 解决方案是蚀刻产品，旨在透过去除边缘层来防止缺陷。Coronus 解决方案被用于制造逻辑晶片、记忆体和特殊元件，包括先进的 3D 元件。Coronus DX 现正被用于全球领先客户晶圆厂的大量制造。
Kioxia Corporation 记忆体制程技术总监 Hideshi Miyajima 博士表示：“透过晶边技术的进步提高生产过程的品质，对于我们向客户提供大规模的下世代快闪记忆体至关重要。” 科林研发总经理郭伟毅博士指出：“生产制造环境日益复杂，提升晶片良率已成为各家晶圆厂产量最大化的关键。对于开发如 Coronus DX 这样的创新解决方案，以及推动晶片制造商生产流程改进技术而言，如何与我们客户保持密切合作至关重要。”