Canon 最新技术的 NIL 奈米压印微影是什么

NIL 技术是什么？和传统光学微影技术有什么差别传统光学微影技术步骤，以及 EUV 为何那么耗电？
首先先带大家重新复习一下，传统光学微影技术如何将电路图形移转到晶圆上。简单来说包含以下几个步骤：
基板准备：选择适当的基板材料，例如矽基板，并在基板上沉积一层薄膜（例如 SiO₂）光阻涂布：接着在基板表面涂布一层光阻（photoresist）曝光：使用光学系统（也就是 DUV、EUV），将光阻曝光于具有特定图案的光罩（mask）之下显影：光线照射过后的光阻将产生化学变化，将反应过后的光阻溶解于显影液中，进而形成图案蚀刻：使用化学药剂，将受曝光区域的薄膜从基板表面去除光阻去除：利用有机溶液等方式将剩余的光阻从基板表面去除最后清洗基板就可以进行后续一次的微影或是其他步骤。
其中，当前最先进的 EUV 曝光机台，所使用的 EUV 波段（波长为 13.5nm 的紫外光）因为主要两个原因，使其耗电量居高不下：
要激发出高功率的 EUV，本身就需要使用功耗极高的雷射光激发装置更重要的，材料对 EUV 波段的光吸收系数很高，导致每一道反射都会产生大量的损耗，最终大约只有不到 2% 的能量能够到达矽晶圆
而 Canon 所开发出的 NIL 技术，因为微影方式的不同，可以使其功率降至 EUV 的十分之一，同时本身制造成本也降低至 1,500 万美元，亦约是 EUV 一台 1.5 亿美元的十分之一（但最终订价尚未决定），紧接着就来了解一下 NIL 技术。
NIL 技术步骤及其挑战点
最大的不同出现在曝光和显影两大步骤，简单来说，就是改利用将石英制作的模具（也就是光罩）直接压印在可流动的光阻上，经过紫外光照射使光阻固化后移除，留下显影完的图案。
其中这项技术有几项挑战点是 Canon 透过大量研发才足以克服：
光阻涂布的分配问题因为模具图形有凹有凸，不能再像过往直接将一整面基板都涂满光阻，否则模具凸的地方会挤压出大量光阻，同时凹的地方可能光阻又会不足。因此 Canon 利用其在喷墨印表机（对你没看错）累积的大量经验，以及透过专用的演算法（计算光阻的扩散速度等），精准控制光阻的涂布量和分布位置。
奈米等级对准技术由于晶片是透过堆叠多个不同的图形制造出来的（即使用大量不同的光罩），因此如何确保每一次微影能够对准前一次的结果就变得非常重要（否则最终 3D 图形会变得歪七扭八）。
此处 Canon 再拿出另一把杀手锏，也就是显微光学系统，透过 TTM Scope 进行奈米级定位，而针对和下层图案对准部分，Canon 另开发了一套匹配技术，透过雷射光照射使晶圆并搭配 DMD（数位微镜）改变不同区域的热量输入创造局部变形，来达成最终的对准。
奈米等级对准技术
其实在传统的晶圆制造上，热量导致的矽晶圆变形可能是一个导致良率降低的关键，此处 Canon 反倒以创新的方式，透过其光学和控制技术达成奈米等级的对准技术。
从上述的技术来看，奈米压印微影减去了大量 EUV 的曝光时间，而使其耗电量能够显著降低。
能够完整发挥 NIL 所长的晶片，目前认为需是在结构上重复性极高的晶片产品，因此 3D 制造技术已经非常成熟的 NAND Flash 预期将能够率先采用，此次 NIL 技术即是铠侠（Kioxia）与 Canon 共同投入开发，因此有机会看到铠侠成为第一波导入此项技术的厂商。
而 DRAM 同样是结构重复度高的晶片，虽然目前尚未看到大规模 3D DRAM 的量产，但各家大厂均在积极投入开发当中，有望成为下一项导入之晶片。
随着 DRAM 制程持续微缩，三星已在其 DDR5 产品开始采用 EUV 曝光设备；美光则规划在下一代 1-gamma 制程中导入，EUV 曝光机目前仅有 ASML 一家厂商有能力生产，在产量提升、生产成本降低上均有相当高的难度，因此采用 NIL 技术的曝光机若能顺利量产，且记忆体厂在导入试产后取得成功，DRAM 的生产成本将能够再进一步降低。
即使记忆体产业已进入寡占市场，但从今年 DRAM 报价狂摔导致颗粒厂连续数季陷入亏损，依旧能够看得出来 DRAM 并非容易的生意，因此生产成本的降低将有望改善颗粒厂的获利状况，除此之外，若 NIL 技术能够大规模实现接近 EUV 制程的记忆体生产技术，具高读写速度的 DRAM 产量将有望提升，对于接下来 AI 等对于记忆体需求、读写速度要求极高的相关应用，更是一大利多。
总结以上，虽然现阶段 NIL 尚无法全面取代 EUV 曝光机，其潜在的应用可能性仍十分值得期待，相关供应链部分，除了机台本身零组件外，另一大亮点即是其专用的光阻剂，目前尚无取得相关资讯，笔者将为各位读者持续追踪。