AI需求快速成长，SK海力士HBM4将3D堆叠整合在逻辑芯片上
* 来源 : * 作者 : admin * 发表时间 : 2023-11-27
11月22日消息，据韩媒中央日报（Joongang.co.kr）报导，韩国內存芯片大厂SK海力士正计划携手英伟达（NVIDIA）开发全新的GPU，拟将其新一代的高带宽內存（HBM4）与逻辑芯片堆叠在一起，这也将是业界首创。SK海力士已与辉达等半导体公司针对该项目进行合作，据报导当中的先进封装技术有望委托台积电，作为首选代工厂。
为了更妥善且健全的供应链管理，NVIDIA也规划加入更多的HBM供应商，其中三星（Samsung）的HBM3（24GB）预期于今年12月在NVIDIA完成验证。而HBM3e进度依据时间轴排列如下表所示，美光（Micron）已于今年7月底提供8hi（24GB）NVIDIA样品、SK海力士（SK hynix）已于今年8月中提供8hi（24GB）样品、三星则于今年10月初提供8hi（24GB）样品。由于HBM验证过程繁琐，预计耗时两个季度，因此，TrendForce预期，最快在2023年底可望取得部分厂商的HBM3e验证结果，而三大原厂均预计于2024年第一季完成验证。值得注意的是，各原厂的HBM3e验证结果，也将决定最终NVIDIA 2024年在HBM供应商的采购权重分配，然目前验证皆尚未完成，因此2024年HBM整体采购量仍有待观察。
展望2024年，观察目前各AI晶片供应商的开案进度，NVIDIA 2023年的高阶AI晶片（采用HBM）的既有产品为A100/A800以及H100/H800；2024年则将把产品组合（Product Portfolio）更细致化的分类。除了原上述型号外，更再推出使用6颗HBM3e的H200以及8颗HBM3e的B100，并同步整合NVIDIA自家基于Arm架构的 CPU与GPU，推出GH200以及GB200，至于2025年部分，GPU方面为X100，于Arm架构的 CPU与GPU为GX200。
相比同时期的AMD与Intel产品规划，AMD 2024年出货主流为MI300系列，采用HBM3，下一代MI350将采用HBM3e，预计2024下半年开始进行HBM验证，实际看到较明显的产品放量（Ramp Up）时间预估应为2025年第一季。
以Intel Habana来看，2022下半年推出的Gaudi 2采用6颗HBM2e，2024年中预期在新型号Gaudi 3持续采取HBM2e，但将用量升级至8颗。因此，NVIDIA在HBM规格、产品准备度（Readiness）及时间轴上，可望持续以领先的GPU规格，在AI晶片竞局取得领先。
除了HBM3与HBM3e外，据T了解 HBM4预计规划于2026年推出，目前包含NVIDIA以及其他CSP（云端业者）在未来的产品应用上，规格和效能将更优化。受到规格更往高速发展带动，将首次看到HBM最底层的Logic die（又名Base die）采用12奈米制程wafer，该部分将由晶圆代工厂提供，使得单颗HBM产品需要结合晶圆代工厂与记忆体厂的合作。
再者，随着客户对运算效能要求的提升，HBM4在堆叠的层数上，除了现有的12hi (12层)外，也将再往16hi (16层)发展，更高层数也预估带动新堆叠方式hybrid bonding的需求。HBM4 12hi产品将于2026年推出；而16hi产品则预计于2027年问世。
有半导体行业的人士表示，在未来10年内，半导体的“游戏规则”可能会发生变化，存储器和逻辑半导体之间的区别可能会变得更小。
此前，SK海力士的一位负责人曾强调，“最关键的作用是制造工厂（FAB）和封装部门之间的紧密沟通，因为HBM需要在后处理方面进行先发制人的投资。”他补充道：“SK海力士已经能够开发出与竞争对手不同的封装技术，并从合作伙伴那里获得长期独家的关键材料。”
他们还强调了质量回流焊成型底部填充胶 （MR-MUF）封装方法。MR-MUF是SK海力士首先开发的一种技术，据了解，目前，只有SK海力士使用这种技术来生产HBM。该公司认为MR-MUF方法将有效保持其最新产品（HBM3E）的市场竞争力。
MR-MUF封装是一种在半导体芯片连接到电路上并将芯片向上堆叠时，用一种称为环氧树脂模塑料（EMC）的材料填充和连接芯片之间空间的工艺。之前的竞争对手在这个过程中使用了非导电膜（NCF）技术。NCF是一种在芯片之间使用一种薄膜堆叠芯片的方法。
MR-MUF封装对HBM芯片的外部结构有重大影响。SK海力士在创建12层HBM3时，将一个产品中堆叠的DRAM数量从8（16 GB）增加到12，从而将容量提高了约50%。
由此，SK海力士实现了24GB的容量。为了在保持芯片厚度的同时增加容量（堆叠数量），DRAM芯片必须薄40%，并逐个向上堆叠。然而，这会导致较薄的芯片容易弯曲。MR-MUF封装对于防止这种情况并保持芯片厚度是必要的。
SK海力士的HBM4预计2026年问世，三星也在开发类似项目，可能与SK海力士竞争，从英伟达、AMD、苹果公司那获得这些设计的订单。
据报道，SK海力士正在招募CPU、GPU等逻辑芯片的设计人员，目标是将未来的HBM4以3D堆叠的形式堆叠在英伟达、AMD等公司的逻辑芯片上，预计该HBM4内存堆栈将采用2048位接口。目前的HBM是堆叠放置在GPU旁边，通过两个芯片下面的中介层（interposer）连接，不过SK海力士新目标是完全消除中介层，将HBM4通过3D堆叠直接整合在逻辑芯片上。
三大记忆体厂争相发展HBM，预计明年Q1完成HBM3e认证
为了更妥善且健全的供应链管理，NVIDIA也规划加入更多的HBM供应商，其中三星（Samsung）的HBM3（24GB）预期于今年12月在NVIDIA完成验证。而HBM3e进度依据时间轴排列如下表所示，美光（Micron）已于今年7月底提供8hi（24GB）NVIDIA样品、SK海力士（SK hynix）已于今年8月中提供8hi（24GB）样品、三星则于今年10月初提供8hi（24GB）样品。由于HBM验证过程繁琐，预计耗时两个季度，因此，TrendForce预期，最快在2023年底可望取得部分厂商的HBM3e验证结果，而三大原厂均预计于2024年第一季完成验证。值得注意的是，各原厂的HBM3e验证结果，也将决定最终NVIDIA 2024年在HBM供应商的采购权重分配，然目前验证皆尚未完成，因此2024年HBM整体采购量仍有待观察。
展望2024年，观察目前各AI晶片供应商的开案进度，NVIDIA 2023年的高阶AI晶片（采用HBM）的既有产品为A100/A800以及H100/H800；2024年则将把产品组合（Product Portfolio）更细致化的分类。除了原上述型号外，更再推出使用6颗HBM3e的H200以及8颗HBM3e的B100，并同步整合NVIDIA自家基于Arm架构的 CPU与GPU，推出GH200以及GB200，至于2025年部分，GPU方面为X100，于Arm架构的 CPU与GPU为GX200。
相比同时期的AMD与Intel产品规划，AMD 2024年出货主流为MI300系列，采用HBM3，下一代MI350将采用HBM3e，预计2024下半年开始进行HBM验证，实际看到较明显的产品放量（Ramp Up）时间预估应为2025年第一季。
以Intel Habana来看，2022下半年推出的Gaudi 2采用6颗HBM2e，2024年中预期在新型号Gaudi 3持续采取HBM2e，但将用量升级至8颗。因此，NVIDIA在HBM规格、产品准备度（Readiness）及时间轴上，可望持续以领先的GPU规格，在AI晶片竞局取得领先。
除了HBM3与HBM3e外，据T了解 HBM4预计规划于2026年推出，目前包含NVIDIA以及其他CSP（云端业者）在未来的产品应用上，规格和效能将更优化。受到规格更往高速发展带动，将首次看到HBM最底层的Logic die（又名Base die）采用12奈米制程wafer，该部分将由晶圆代工厂提供，使得单颗HBM产品需要结合晶圆代工厂与记忆体厂的合作。
再者，随着客户对运算效能要求的提升，HBM4在堆叠的层数上，除了现有的12hi (12层)外，也将再往16hi (16层)发展，更高层数也预估带动新堆叠方式hybrid bonding的需求。HBM4 12hi产品将于2026年推出；而16hi产品则预计于2027年问世。
最后，针对HBM4，各买方也开始启动客制化要求，除了HBM可能不再仅是排列在SoC主晶片旁边，亦有部分讨论转向堆叠在SoC主晶片之上。虽然目前所有选项仍在讨论可行性中，并尚未定案，但未来HBM产业将转为更客制化的角度发展，相比其他DRAM产品，在定价及设计上，更加摆脱Commodity DRAM的框架，呈现特定化的生产。
SK海力士HBM4将采用通过3D堆叠整合在逻辑芯片上
据了解，SK海力士正在与包括英伟达在内的芯片设计公司讨论HBM4集成设计方案。SK海力士和英伟达可能从一开始就进行了合作，而且会选择在台积电生产，将使用晶圆键合技术将SK海力士的HBM4堆叠在逻辑芯片上。
有半导体行业的人士表示，在未来10年内，半导体的“游戏规则”可能会发生变化，存储器和逻辑半导体之间的区别可能会变得更小。
此前，SK海力士的一位负责人曾强调，“最关键的作用是制造工厂（FAB）和封装部门之间的紧密沟通，因为HBM需要在后处理方面进行先发制人的投资。”他补充道：“SK海力士已经能够开发出与竞争对手不同的封装技术，并从合作伙伴那里获得长期独家的关键材料。”
他们还强调了质量回流焊成型底部填充胶 （MR-MUF）封装方法。MR-MUF是SK海力士首先开发的一种技术，据了解，目前，只有SK海力士使用这种技术来生产HBM。该公司认为MR-MUF方法将有效保持其最新产品（HBM3E）的市场竞争力。
MR-MUF封装是一种在半导体芯片连接到电路上并将芯片向上堆叠时，用一种称为环氧树脂模塑料（EMC）的材料填充和连接芯片之间空间的工艺。之前的竞争对手在这个过程中使用了非导电膜（NCF）技术。NCF是一种在芯片之间使用一种薄膜堆叠芯片的方法。
MR-MUF封装对HBM芯片的外部结构有重大影响。SK海力士在创建12层HBM3时，将一个产品中堆叠的DRAM数量从8（16 GB）增加到12，从而将容量提高了约50%。
由此，SK海力士实现了24GB的容量。为了在保持芯片厚度的同时增加容量（堆叠数量），DRAM芯片必须薄40%，并逐个向上堆叠。然而，这会导致较薄的芯片容易弯曲。MR-MUF封装对于防止这种情况并保持芯片厚度是必要的。
SK海力士的HBM4预计2026年问世，三星也在开发类似项目，可能与SK海力士竞争，从英伟达、AMD、苹果公司那获得这些设计的订单。
关闭返回