SK 海力士 HBM4 预计采用第六代 1c 制程技术 DRAM

韩国存储器大厂 SK 海力士在 2024 年度 IEEE IMW 国际存储研讨会上，不仅分享了 HBM4E 存储器开发周期将缩短到一年的预期，也介绍了该存储器的更多细节。其中，SK 海力士技术人员 Kim Kwi Wook 表示，SK 海力士计划使用第六代 10 纳米级的 1c 制程技术的 32Gb DRAM 裸片构建 HBM4E 存储器。
事实上，三大存储器厂商目前均尚未量产第六代 10 纳米级 1c 制程技术的 DRAM 存储器颗粒。不过，三星电子、SK 海力士的首批六代 10 纳米级 1c 制程技术的 DRAM 存储器预计将于 2024 年达到量产。至于，美韩国存储器大厂 SK 海力士在 2024 年度 IEEE IMW 国际存储研讨会上，不仅分享了 HBM4E 存储器开发周期将缩短到一年的预期，也介绍了该存储器的更多细节。其中，SK 海力士技术人员 Kim Kwi Wook 表示，SK 海力士计划使用第六代 10 纳米级的 1c 制程技术的 32Gb DRAM 裸片构建 HBM4E 存储器。
事实上，三大存储器厂商目前均尚未量产第六代 10 纳米级 1c 制程技术的 DRAM 存储器颗粒。不过，三星电子、SK 海力士的首批六代 10 纳米级 1c 制程技术的 DRAM 存储器预计将于 2024 年达到量产。至于，美光方面稍晚，要等到 2025 年才开始，而新一代 DRAM 存储器颗粒有望带来密度和能效方面的改进。

目前， SK 海力士在 HBM3E 存储器上使用第五代 10 纳米级 1b 制程技术的 DRAM 存储器，但尚未确认 HBM4 是否将更新 DRAM 裸片制程技术。对此，韩媒 The Elec 在近日的报导中认为，SK 海力士已将 HBM4 量产时间提前到 2025 下半年，因此沿用第五代 10 纳米级 1b 制程技术则更符合研发节奏。

 

目前的主流 HBM3E 产品均采用 24Gb DRAM 颗粒，这使得 HBM3E 存储器可在 8 层堆叠下达到 24GB 单堆叠容量，如果采用 12 层堆叠，那 HBM3E 堆叠就可达到 36GB。而未来的 HBM4E 存储器更新到 32Gb DRAM 裸片后，12 层堆叠版本就能达到 48GB 单颗容量，16 层版本更是可达到 64GB 的超大规模，为 AI 用例创造更多应用可能场景。
根据 Kim Kwi Wook 预计，HBM4E 存储器可较 HBM4 在频宽上提升 40%、密度提升 30%，同时能效也提高 30%。另外，在谈到对键合技术路线的看法时，Kim Kwi Wook 认为混合键合仍面临良率不佳的问题，SK 海力士在下代 HBM4 产品中采用混合键合的可能性不大。