电晶体需 3D 堆叠！韩半导体设备商开发 ALD 技术，降 EUV 制程需求

韩国半导体设备商 Jusung Engineering 董事长 Chul Joo Hwang 近日表示，未来半导体将把电晶体堆叠在一起，因为 DRAM 和逻辑芯片扩展已达极限，要像 NAND 一样将电晶体堆叠，才能克服问题。
Hwang 认为，这意味开发更多原子层沉积（atomic layer deposition，简称ALD）技术，以减少先进芯片生产过程中极紫外光（EUV）制程步骤的使用。
原子层沉积技术是可将材料一层层成长的薄膜制程技术，有高度均匀性、精准厚度控制、高阶梯涵盖率等特性，克服传统制程技术所遭遇的困难。
韩媒 The Elec 报导指出，堆叠电晶体可降低电晶体微缩至更小尺寸的需求，作为佐证，深紫外光（DUV）设备有望用于 3D DRAM 生产。Hwang 认为，随着堆叠变得越来越重要，ALD 设备需求也将增加。此外，三五族半导体和 IGZO 半导体的生产也需要 ALD 设备。
目前半导体堆叠可说是趋势之一，因此先进封装技术也成为重要的一环。