三星预计2纳米制程将比3纳米多出 30%EUV曝光层
* 来源 : * 作者 : admin * 发表时间 : 2024-07-22
根据韩国媒体 TheElec 报导,与三星的 3 纳米制程相较,2025 年即将量产三星 2 纳米制程技术将会多出 30% 的极紫外光(EUV)曝光层。
报导指出,三星于 2018 年首次开始在其 7 纳米节点制程上开始使用 EUV 曝光技术,从那时起,随着转移到 5 纳米,再到 3 纳米节点,三星在芯片生产过程中的 EUV 曝光层的数量或 EUV 技术的步骤数量也在持续成长。
报导引用消息人士的说法表示,三星的 2 纳米节点制程已经增加到了 20 层的 EUV 曝光层。而三星的 1.4 纳米节点制程则预计将有 30 多个 EUV 曝光层。在此同时,三星也将 EUV 曝光设备应用于其 DRAM 生产上。其中,三星为其第 6 代 10 纳米级的 DRAM 应用了多达 7 个 EUV 曝光层,而 SK 海力士则应用了 5 个 EUV 曝光层。随着越来越多的芯片制造商扩大其 EUV 技术步骤,光阻剂、空白光罩等相关产业也有望成长。
根据三星之前公布的制程技术发展路线图显示,预计 2 纳米制程的 SF2 在 2025 年推出,较第二代 3GAP 的 3 纳米节点制程,相同运计算时脉和复杂度情况下,可降低 25% 功耗。或是相同功耗和复杂度情况下,可提高 12% 计算性能,减少 5% 芯片面积。
另外,接下来的 2 纳米 SF2Z 制程采用了优化的背面供电网路 (BSPDN) 技术,该技术将电源供应路线设置于晶圆背面,以消除电源线和信号线之间的瓶颈。与第一代 2纳米节点技术的 SF2 相较,将 BSPDN 技术应用于 SF2Z 不仅可以提高功率、性能和降低芯片 (PPA),还可以显著降低电压 (IR 降),进而提高 HPC 芯片设计的性能。SF2Z 预计将在 2027 年开始进行量产。
三星还公布了其他 2 纳米制程技术的发表日期,包括用于行动领域的 SF2 和 SF2P 将分别于 2025 年和 2026 年推出。至于,针对人工智慧和高性能运算的 2纳米节点制程则将于 2026 年推出,较早于 BSPDN 技术。甚至,三星还将于 2027 年推出用于汽车电子领域的 SF2A 制程技术。
报导指出,三星于 2018 年首次开始在其 7 纳米节点制程上开始使用 EUV 曝光技术,从那时起,随着转移到 5 纳米,再到 3 纳米节点,三星在芯片生产过程中的 EUV 曝光层的数量或 EUV 技术的步骤数量也在持续成长。
报导引用消息人士的说法表示,三星的 2 纳米节点制程已经增加到了 20 层的 EUV 曝光层。而三星的 1.4 纳米节点制程则预计将有 30 多个 EUV 曝光层。在此同时,三星也将 EUV 曝光设备应用于其 DRAM 生产上。其中,三星为其第 6 代 10 纳米级的 DRAM 应用了多达 7 个 EUV 曝光层,而 SK 海力士则应用了 5 个 EUV 曝光层。随着越来越多的芯片制造商扩大其 EUV 技术步骤,光阻剂、空白光罩等相关产业也有望成长。
根据三星之前公布的制程技术发展路线图显示,预计 2 纳米制程的 SF2 在 2025 年推出,较第二代 3GAP 的 3 纳米节点制程,相同运计算时脉和复杂度情况下,可降低 25% 功耗。或是相同功耗和复杂度情况下,可提高 12% 计算性能,减少 5% 芯片面积。
另外,接下来的 2 纳米 SF2Z 制程采用了优化的背面供电网路 (BSPDN) 技术,该技术将电源供应路线设置于晶圆背面,以消除电源线和信号线之间的瓶颈。与第一代 2纳米节点技术的 SF2 相较,将 BSPDN 技术应用于 SF2Z 不仅可以提高功率、性能和降低芯片 (PPA),还可以显著降低电压 (IR 降),进而提高 HPC 芯片设计的性能。SF2Z 预计将在 2027 年开始进行量产。
三星还公布了其他 2 纳米制程技术的发表日期,包括用于行动领域的 SF2 和 SF2P 将分别于 2025 年和 2026 年推出。至于,针对人工智慧和高性能运算的 2纳米节点制程则将于 2026 年推出,较早于 BSPDN 技术。甚至,三星还将于 2027 年推出用于汽车电子领域的 SF2A 制程技术。