台积电预计2027年实现CoW-SoW量产

随着集成电路（IC）设计公司通过增大芯片尺寸来提升处理能力，芯片制造技术面临着巨大的挑战。英伟达的AI芯片Blackwell被其CEO黄仁勋称为“非常非常大的GPU”，实际上它也是目前业内尺寸最大的GPU，由两颗Blackwell芯片组合而成，并采用台积电4纳米工艺，拥有2080亿个晶体管。然而，这种复杂的封装方式也带来了挑战。
中国台积电的CoWoS-L封装技术通过使用LSI（本地硅互连）桥接RDL（硅中介层）来连接芯片，传输速度可达约10 TB/s。然而，由于封装步骤要求桥接的放置精度极高，任何轻微的缺陷都可能导致价值4万美元的芯片报废，从而影响生产良率及利润。
机构透露，由于GPU芯片、LSI桥接、RDL中介层和主基板之间的热膨胀系数（CTE）存在差异，可能导致芯片翘曲和系统故障。为提高良率，英伟达已重新设计GPU芯片顶部的金属层和凸点。此外，除了AI芯片的RTO（重新流片）设计调整外，供应链还透露，准备发布的50系列显卡也需要进行RTO，这将推迟其上市时间。
类似的芯片设计问题并非英伟达独有。机构表示，这类问题可能会越来越普遍，但为了消除缺陷或提高良率而调整芯片设计在业内是相当常见的。AMD首席执行官苏姿丰曾表示，随着芯片尺寸的扩大，制造复杂度不可避免地增加。下一代芯片需要在性能和功耗方面取得突破，以满足AI数据中心对算力的巨大需求。
全球最大的AI芯片开发公司Cerebras指出，多芯片组合技术的难度将呈指数级增长，并强调“一整片晶圆就是一个处理器”。Cerebras的Wafer-Scale Engine（WSE）系列采用了AI领域知名的“晶圆级处理器”。台积电一直在发展晶圆级系统集成技术InFO-SoW（System-on-Wafer），Dojo超级计算机训练区块（Training Tile）即是基于台积电InFO-SoW并已量产的首款解决方案。
为了应对大芯片趋势及AI负载对更多HBM的需求，台积电计划将InFO-SoW与SoIC结合，形成CoW-SoW，将存储器或逻辑芯片堆叠在晶圆上，并预计在2027年开始量产。未来，我们将看到更多整片晶圆上堆叠的巨型AI芯片的出现。