ASML推进高数值孔径极紫外光技术：降低成本与提升效能的双重努力

生成式人工智能的兴起不仅促使半导体产业关注先进封装技术，同时也使得芯片供应商更有理由采用更昂贵的先进制程来生产处理器芯片。然而，成本始终是必须面对的挑战。为此，芯片微影技术的领先企业阿斯麦（ASML）在SEMICON Taiwan期间分享了其新一代高数值孔径极紫外光（High NA EUV）微影技术的最新进展，并特别强调了该技术如何帮助芯片制造商简化生产工序、提高产能以及降低生产过程中的能耗。
High NA EUV的多重优势
阿斯麦High NA EUV产品管理副总裁Greet Storms指出，为了推动电路微缩并推动摩尔定律的发展，阿斯麦不仅推出了解析度更高的微影设备，还致力于确保这些技术创新能为半导体制造商带来实质性的效益，包括良率改善、产能提升以及持有和操作成本的降低，从而提高客户对新一代设备的接受度。
阿斯麦最新一代的High NA EUV微影技术通过引入新的光学元件，将数值孔径（Numerical Aperture, NA）从0.33提升至0.55，从而支持更高的成像解析度。High NA EUV的临界尺寸（Critical Dimension, CD）可达到8纳米，使得芯片制造商可以在同样的单位面积上实现比现有技术高2.9倍的晶体管密度，同时成像对比度提高了40%，大幅降低了成像缺陷。
除了减少缺陷，High NA EUV还能够简化量产逻辑和存储器芯片的制程步骤，从而降低成本并缩短生产周期。由于High NA EUV与现有的EUV设备在内部设计上有很多通用之处，因此在客户转换设备时可以降低导入风险和研发成本。High NA EUV微影系统已于2023年底开始出货，预计每小时可曝光超过185片晶圆，支持2纳米及以下逻辑芯片和具有类似晶体管密度的存储器芯片的量产。
 重点关注能耗降低
除了提升曝光性能，Storms特别提到，降低制程能耗也是阿斯麦的重要改良方向。这个问题可以从两个方面来考量。首先，先进制程中引入EUV技术能够简化生产步骤，减少光罩数量，从而提高产能和良率，因此每片晶圆的用电量实际上是降低的。阿斯麦估计，到2029年，通过在先进制程中使用EUV和High NA EUV微影系统，每片晶圆的用电量将比整体制程节省200度电。
然而，EUV设备本身的耗电量仍然相当可观。因此，除了降低整体制程的能耗外，阿斯麦还致力于减少曝光设备的耗电量。在过去五年中，EUV设备曝光一片晶圆的用电量已减少40%。阿斯麦的目标是，到2025年前，将EUV和High NA EUV设备的能耗进一步降低30%至35%。