英伟达探索硅光子芯片叠加DRAM技术

AMD的3D V-Cache技术通过在CPU上堆叠L3缓存显著提升了处理器的计算性能，这一创新也激发了竞争对手的灵感。近日，英伟达（NVIDIA）在IEDM 2024国际电子装置会议上提出了关于未来AI芯片的设计方案，其中包括在GPU上叠加DRAM存储器的设想。  
英伟达的创新芯片设计方案  
根据分析师@IanCutress在社交平台X上分享的会议简报截图，英伟达为解决传统铜线传输在带宽上的瓶颈，提出了硅光子芯片方案。该设计利用光信号代替电子信号传输，规划在一块大型基板两侧各配置6组硅光子连接器，中间部分放置四组GPU芯片。每颗GPU芯片都拥有三条信号传输路径，从而大幅提升运算性能。  
DRAM叠加GPU：向3D V-Cache靠拢  
为了优化数据调取效率，英伟达计划采用3D堆叠技术，将DRAM直接叠加在GPU芯片之上，并通过专用线路实现垂直通信。这种设计思路与AMD的3D V-Cache技术有异曲同工之妙，但面临类似的散热挑战。  
技术瓶颈与商业化前景  
英伟达指出，尽管硅光子技术和3D堆叠技术展示了极大的潜力，但在散热、材料技术以及封装集成的难度上仍有待突破。此外，硅光子连接器的商业化量产尚未成熟，预计相关产品可能要到2028至2030年之后才可能实现大规模上市。  
这一方案显示了英伟达在AI芯片领域的长远布局，同时也表明先进封装技术将在未来半导体发展中扮演重要角色。