三星4纳米逻辑芯片良率突破，追赶SK海力士

据韩媒报道，三星电子在支持下一代高带宽存储器“HBM4”的4纳米逻辑芯片（logic die）测试中，良率已超过40%。这一消息来自《朝鲜日报》16日的报道，引用了未具名的消息来源。
报道称，使用三星4纳米工艺制造的逻辑芯片试产良率最近突破了40%。相比之下，之前百度使用相同工艺生产的芯片良率仅为15%至19%。一位业内高层表示，初期测试良率达到40%，是一个相当不错的成绩，足以支持公司推进商业计划。通常情况下，新工艺的初始良率大约只有10%，随后会随着量产逐步提升。
三星在HBM3E市场落后于SK海力士和美光，因此将希望寄托在HBM4上。与竞争对手依赖台积电代工逻辑芯片不同，三星利用自家先进制程生产，能够为全球科技巨头定制化芯片，满足日益增长的HBM市场需求。
三星能否成功推出HBM4项目，取决于其能否实现第六代10纳米级别（1c）DRAM芯片的大规模量产。HBM4 12层产品结合了逻辑芯片和1c DRAM。相比之下，对手SK海力士的HBM4采用的是前一代的1b DRAM。如果三星能够稳定量产1c DRAM，则有望在性能方面取得优势。
此次良率的突破不仅标志着三星在先进制程上的进步，也为公司在高端存储器市场的竞争中注入了新的动力。面对激烈的市场竞争，三星通过不断提升技术水平和生产能力，力求在未来的半导体产业格局中占据有利位置。对于关注半导体行业的投资者和从业者来说，这无疑是一个值得关注的重要进展。同时，这也反映了在全球半导体产业链中，技术创新和产能优化的重要性。