存储技术的未来：三星引领DRAM与NAND闪存革新

在最近举办的“IMW 2025”大会上，三星电子详细介绍了下一代DRAM和NAND闪存的发展历程及其面临的挑战。会议期间，来自全球的企业和专家分享了关于存储器技术未来的深刻见解和创新成果。
三星在其主题演讲中回顾了多年来DRAM单元结构的变化。从1990年代开始，平面n沟道MOSFET作为单元选择晶体管的标准被广泛采用。然而，随着进入21世纪，短沟道效应和关断漏电流问题逐渐凸显，促使人们开发出一种无需缩短沟道长度即可实现水平方向微缩的新型晶体管结构。这种改进使得DRAM单元面积能够不断缩小。
到了2010年代，通过优化DRAM单元阵列布局，单元面积进一步从传统的“8F²”减少到“6F²”，即使加工尺寸不变，也能使单元面积减少25%。这种“6F²”布局至今仍是大容量DRAM的标准。然而，面对即将到来的10纳米以下制程，“4F²”布局被认为是下一代DRAM的关键。
为了实现更高的内存密度，三维DRAM（3D DRAM）成为了研究热点。通过垂直堆叠DRAM单元，可以显著增加内存容量。三星提出的VS-CAT（垂直堆叠单元阵列晶体管）就是这一领域的代表作之一。
对于NAND闪存而言，自上世纪90年代中期开始商用化以来，经历了从小型化到3D化的转变。平面NAND闪存达到了小型化的极限后，3D NAND闪存应运而生，它通过将单元串从水平方向转变为垂直方向来大幅提高存储容量。如今，3D NAND闪存已经发展到拥有超过300层的设计，但同时也面临着蚀刻难度增加、相邻单元干扰等问题。
为了解决这些问题，研究人员尝试使用铁电薄膜替代传统的氮氧化物膜，以降低编程电压并抑制阈值电压波动，从而减少单元之间的干扰，并支持多值存储技术。
除了三星，其他企业和研究机构也在存储技术领域取得了进展。例如，imec首次公开了纯金属栅极技术，有助于将3D NAND闪存的层间距缩小至30纳米；铠侠展示了其多级编码技术，为闪存高速随机存取提供了新可能；应用材料公司则开发出了快速外延生长3D NAND的Si沟道技术等。
这些创新不仅推动了DRAM和NAND闪存技术的进步，也为整个半导体行业带来了新的发展机遇。面对未来的技术挑战，业界正积极寻找解决方案，力求在保持技术进步的同时，满足日益增长的数据存储需求。