SK海力士发布未来30年DRAM技术蓝图：开启4F²与3D时代

据朝鲜日报报道，在近日于日本京都举行的“IEEE VLSI Symposium 2025”国际半导体技术峰会上，韩国存储器巨头SK海力士正式公布了其面向未来的DRAM技术发展路线图。这一蓝图涵盖了创新的“4F²垂直门（VG）平台”和3D DRAM技术，标志着公司在下一代存储芯片研发领域迈出了关键一步。
作为全球顶尖的半导体技术交流平台之一，IEEE VLSI研讨会每年都会吸引来自世界各地的研究机构、企业代表和学术专家齐聚一堂，分享在AI芯片、存储器、先进封装等领域的前沿成果。SK海力士未来技术研究院院长赵善勇（Chao Seon-yong）在大会主题演讲中详细阐述了公司对DRAM技术演进的思考与布局。
赵善勇指出，当前DRAM技术在微缩工艺上的发展已接近瓶颈，继续提升性能和集成度面临前所未有的挑战。为突破这些限制，SK海力士将依托10纳米以下结构、新型材料及器件设计的创新，推进4F² VG平台和3D DRAM的研发，以延续存储器技术的发展周期。
所谓4F² VG平台，是一种能够极大缩小DRAM单元面积的技术方案。传统DRAM单元通常占用6F²的空间，而通过引入垂直栅极结构，4F²技术可以实现更高密度、更低功耗以及更快访问速度的存储器设计。其中，“F”代表最小线宽，4F²即意味着每个存储单元仅需占据2F×2F的面积，有助于在相同尺寸芯片上集成更多存储容量。
此外，SK海力士还结合晶圆键合技术，将部分电路置于存储单元下方，从而进一步提升空间利用率和电气性能。这种结构上的优化，不仅提升了芯片的整体效率，也为后续更高集成度的产品打下基础。
除了4F² VG平台，SK海力士还将3D DRAM视为未来DRAM发展的核心方向之一。尽管业界普遍认为随着层数增加，制造成本也将水涨船高，但该公司表示，将通过技术创新和工艺优化，持续提升产品竞争力，并确保长期可持续发展。
赵善勇强调：“十年前，很多人认为20纳米将是DRAM的极限，但我们通过不断探索和突破，走到了今天。”他表示，SK海力士希望借此提出一个中长期的技术愿景，为年轻工程师提供发展方向，同时也与产业链上下游伙伴协同合作，共同推动DRAM技术走向更远的未来。
据悉，在峰会最后一天，SK海力士负责下一代DRAM项目的技术副总裁朴柱东（Park Joo-dong）也参与了专题讨论，并展示了基于VG结构和晶圆键合技术的最新DRAM原型测试结果。这些研究成果将进一步验证新技术在实际应用中的性能表现。
此次技术路线图的发布，不仅是SK海力士在全球存储器竞争格局中的一次重要战略发声，也展现了其对未来三十年存储科技发展的坚定信心。在人工智能、数据中心、高性能计算等新兴应用的驱动下，DRAM技术仍将持续进化，而SK海力士正走在引领变革的前列。