华为发布 τ 定标律：跳出摩尔定律瓶颈，麒麟芯片 2031 年等效 1.4nm 水平
* 来源 : * 作者 : admin * 发表时间 : 2026-05-26
2026 年 5 月 25 日，在 2026 年 IEEE 国际电路与系统研讨会（ISCAS）上，华为董事、半导体业务部总裁何庭波发表主旨演讲，正式推出半导体行业全新指导原理 ——τ（韬）定标律。这一定律以时间标度替代传统几何标度，为陷入瓶颈的摩尔定律提供新路径，也为华为芯片发展打开新空间，未来性能与密度提升值得期待。
摩尔定律遇瓶颈，行业亟需新方向
过去五十余年，摩尔定律主导半导体行业发展，核心是通过缩小晶体管几何尺寸，实现性能提升与成本优化。但如今，这一规律正面临物理极限与经济回报下滑的双重约束。
物理层面，晶体管尺寸逼近 3nm、2nm 级别时，量子隧穿效应、漏电等问题日益突出，工艺推进难度持续加大；经济层面，先进制程研发与产线建设成本大幅攀升，3nm 后每代工艺晶体管密度仅提升 10%-30%，远低于过往水平，投入产出比逐步降低。
全球半导体产业面临几何缩微瓶颈，而华为在外部技术限制下，难以沿用传统先进制程路线。在此背景下，τ 定标律应运而生，为行业探索不依赖极致光刻的可持续演进路径。
τ 定标律：以时间优化，重构芯片进化逻辑
τ 定标律的核心是用时间常数（τ）优化替代单纯几何尺寸缩小，通过系统性压缩信号传播延迟，同步提升晶体管密度、性能与能效，突破传统工艺物理边界。
基于这一定律，华为打造 LogicFolding（逻辑折叠） 等核心技术，构建器件、电路、芯片、系统四层协同优化体系，全方位缩短时间常数 τ：
器件级：优化晶体管与互连的电阻、寄生电容，降低底层物理延迟；电路级：逻辑折叠技术打破传统布局限制，缩短关键路径布线，降低信号传输损耗，提升晶体管密度；芯片级：软件、架构、硅片全栈协同设计，细粒度调度指令与数据流，提升并行效率，缩短执行时间；系统级：统一总线协议优化互连，实现 SuperPoD 统一内存寻址，显著减少通信延迟。
六年深耕落地，芯片性能密度双提升
τ 定标律并非理论构想，而是已实现产业化的技术路径。过去 6 年，华为基于该定律设计并量产 381 款芯片，覆盖多领域应用；2026 年秋季，首款搭载逻辑折叠架构的麒麟芯片将正式推出。
麒麟芯片：密度接近 3nm 水平，2031 年等效 1.4nm
2026 年：晶体管密度达2.4 亿 / 平方毫米（238mtr/mm²），同比提升 53.5%，接近台积电 3nm 工艺水平；P 核能效提升 41%，频率达 3.1GHz；2030 年：频率升至 4.2GHz，晶体管密度达 292mtr/mm²；2031 年：高端芯片晶体管密度达到等效 1.4nm 工艺水平，频率突破 5.0GHz，实现对传统先进制程的追赶与超越。
昇腾 AI 芯片：算力大幅提升，支撑大模型发展
AI 算力领域，华为同样取得关键进展。当前 Atlas950 算力为 8EFLOPS，明年 Atlas960 将升至 60EFLOPS，下一代 Atlas 芯片算力迈向 ZFLOPS 级别，性能提升125 倍，为大模型训练提供强劲算力支撑。
坚持开放协作，推动产业共同发展
何庭波在演讲中强调：“开放和协作是推动半导体行业持续进步的关键，没有任何一家公司能独立解决所有问题。” 华为愿以 τ 定标律为基础，与全球科研机构、产业伙伴携手合作，共同推动半导体产业创新发展。
从技术跟随到探索行业新规律，τ 定标律的提出，体现了中国半导体产业在自主创新道路上的积极探索。立足全球半导体产业发展格局，华为 2031 年等效 1.4nm 的技术布局虽时序略有差异，却有效拉平技术差距，推动国产芯片迈入国际先进竞争梯队。未来，随着逻辑折叠技术持续迭代与产业生态不断完善，华为将继续为全球半导体产业发展贡献力量。
摩尔定律遇瓶颈，行业亟需新方向
过去五十余年，摩尔定律主导半导体行业发展，核心是通过缩小晶体管几何尺寸，实现性能提升与成本优化。但如今，这一规律正面临物理极限与经济回报下滑的双重约束。
物理层面，晶体管尺寸逼近 3nm、2nm 级别时，量子隧穿效应、漏电等问题日益突出，工艺推进难度持续加大；经济层面，先进制程研发与产线建设成本大幅攀升，3nm 后每代工艺晶体管密度仅提升 10%-30%，远低于过往水平，投入产出比逐步降低。
全球半导体产业面临几何缩微瓶颈，而华为在外部技术限制下，难以沿用传统先进制程路线。在此背景下，τ 定标律应运而生，为行业探索不依赖极致光刻的可持续演进路径。
τ 定标律：以时间优化，重构芯片进化逻辑
τ 定标律的核心是用时间常数（τ）优化替代单纯几何尺寸缩小，通过系统性压缩信号传播延迟，同步提升晶体管密度、性能与能效，突破传统工艺物理边界。
基于这一定律，华为打造 LogicFolding（逻辑折叠） 等核心技术，构建器件、电路、芯片、系统四层协同优化体系，全方位缩短时间常数 τ：
器件级：优化晶体管与互连的电阻、寄生电容，降低底层物理延迟；电路级：逻辑折叠技术打破传统布局限制，缩短关键路径布线，降低信号传输损耗，提升晶体管密度；芯片级：软件、架构、硅片全栈协同设计，细粒度调度指令与数据流，提升并行效率，缩短执行时间；系统级：统一总线协议优化互连，实现 SuperPoD 统一内存寻址，显著减少通信延迟。
六年深耕落地，芯片性能密度双提升
τ 定标律并非理论构想，而是已实现产业化的技术路径。过去 6 年，华为基于该定律设计并量产 381 款芯片，覆盖多领域应用；2026 年秋季，首款搭载逻辑折叠架构的麒麟芯片将正式推出。
麒麟芯片：密度接近 3nm 水平，2031 年等效 1.4nm
2026 年：晶体管密度达2.4 亿 / 平方毫米（238mtr/mm²），同比提升 53.5%，接近台积电 3nm 工艺水平；P 核能效提升 41%，频率达 3.1GHz；2030 年：频率升至 4.2GHz，晶体管密度达 292mtr/mm²；2031 年：高端芯片晶体管密度达到等效 1.4nm 工艺水平，频率突破 5.0GHz，实现对传统先进制程的追赶与超越。
昇腾 AI 芯片：算力大幅提升，支撑大模型发展
AI 算力领域，华为同样取得关键进展。当前 Atlas950 算力为 8EFLOPS，明年 Atlas960 将升至 60EFLOPS，下一代 Atlas 芯片算力迈向 ZFLOPS 级别，性能提升125 倍，为大模型训练提供强劲算力支撑。
坚持开放协作，推动产业共同发展
何庭波在演讲中强调：“开放和协作是推动半导体行业持续进步的关键，没有任何一家公司能独立解决所有问题。” 华为愿以 τ 定标律为基础，与全球科研机构、产业伙伴携手合作，共同推动半导体产业创新发展。
从技术跟随到探索行业新规律，τ 定标律的提出，体现了中国半导体产业在自主创新道路上的积极探索。立足全球半导体产业发展格局，华为 2031 年等效 1.4nm 的技术布局虽时序略有差异，却有效拉平技术差距，推动国产芯片迈入国际先进竞争梯队。未来，随着逻辑折叠技术持续迭代与产业生态不断完善，华为将继续为全球半导体产业发展贡献力量。
关闭返回