高带宽闪存HBF与三维堆叠封装专利探索突破内存HBM瓶颈

人工智能产业高速发展，大模型训练与推理算力需求持续爆发，存储端“内存墙”问题愈发凸显，成为制约AI算力释放的核心瓶颈。当前主流HBM高带宽内存存在产能紧缺、容量上限低、成本高昂等问题，而NAND闪存虽具备大容量、低成本优势，但传统架构传输延迟较高，二者难以兼顾性能与性价比。针对这一行业痛点，闪迪推出HBF高带宽闪存技术，同时公开US 12,430,274 B2号3D堆叠专利，创新打造算力芯片与闪存、HBM异构集成架构，重构AI存储布局。本文从行业痛点、技术架构、专利优势、技术壁垒及商业化难点出发，客观解析这套全新存储解决方案的产业价值与发展前景。
AI算力爆发催生存储瓶颈，HBM与NAND闪存各存固有短板
随着人工智能算力需求持续扩容，传统存储体系的适配性不足问题全面暴露，“内存墙”成为限制AI产业升级的关键因素。过往半导体行业仅依靠迭代DRAM芯片即可满足市场需求，但当下AI高性能运算场景，对存储带宽、容量、延迟的要求大幅提升，叠加芯片研发成本攀升、工艺良率不足、功耗管控难度加大等问题，行业亟需全新的存储技术方案突破现有局限。
目前AI算力设备核心配套的HBM高带宽内存存在明显短板。一方面，全球HBM产能持续紧缺，市场供需缺口长期存在，无法匹配AI产业的高速增长需求；另一方面，HBM单堆叠容量仅32GB-64GB，容量上限偏低，难以承载超大参数模型的海量数据运算。同时，HBM采用与算力芯片并排布置的封装模式，芯片间的数据传输存在固定延迟，无法进一步提升算力响应效率。反观NAND闪存，凭借大容量、低成本的优势，是海量数据存储的核心载体，但传统布局中闪存距离运算核心物理距离较远，读写速度远不及HBM，无法适配AI高频、低延迟的实时运算需求，行业长期陷入“HBM提速、NAND提容”二选一的发展困境。
HBF高带宽闪存技术落地，垂直堆叠架构大幅提升闪存存储容量
为破解HBM与NAND闪存性能无法兼容的行业难题，闪迪推出HBF高带宽闪存技术，借鉴HBM成熟的多层堆叠架构，依托TSV硅通孔工艺实现多层NAND闪存垂直互连，整合为一体化堆叠存储单元，有效补齐传统闪存的带宽短板。相较于HBM单堆最高64GB的容量，HBF技术可将单堆存储容量最高拓展至4TB，容量实现数十倍提升，能够有效降低AI设备对HBM的依赖，缓解行业供货紧张的现状。
该技术于2025年8月首次对外公开概念，2026年2月闪迪联合SK海力士在OCP开放计算项目中成立标准化工作组，推动HBF成为行业通用技术规格，加速技术落地普及。现阶段对外推广的商用版本，采用算力芯片与闪存侧边并排的成熟封装方案，落地门槛更低、可量产性更强，单芯片目标容量256GB，可在同等封装尺寸下对标HBM的带宽性能。该架构通过拓宽芯片互联通道、缩短传输路径，大幅降低NAND闪存的传输延迟，在控制硬件成本与整机功耗的同时，扩容算力设备本地存储能力，适配中低端AI推理场景的规模化应用。
全新CBA 3D堆叠专利出炉，重构算力与存储一体化封装布局
在常规HBF技术基础上，闪迪公开的US 12,430,274 B2专利带来了颠覆性技术升级，依托CBA CMOS键合阵列技术，打造出“上层算力、底层闪存、两侧HBM”的三维立体封装架构，彻底打破传统平面布局限制。该方案将集成大容量NAND阵列与CMOS逻辑电路的存储晶块，直接堆叠在GPU、AI加速器等算力芯片下方，HBM芯片则环绕布置在核心模组两侧，三者协同分工、各司其职。
在这套全新架构中，高带宽、低延迟的HBM专职处理高优先级的实时运算数据，保障AI算力的快速响应；底层大容量NAND闪存承担海量数据集读写、长期缓存存储工作，充当算力芯片与HBM之间的大容量缓冲。专利设计预留约20万个高密度硅通孔接点，实现算力芯片、闪存、HBM的垂直互通，数据可穿透NAND晶块完成传输，极大削减跨芯片传输延迟。同时，CBA存储晶块单块基础容量可达2TB，还支持算力功能卸载、多芯片键合等拓展模式，为后续技术迭代预留充足空间。
专利构筑专属技术护城河，打造差异化行业竞争优势
此项3D堆叠专利为闪迪构建了难以复刻的技术壁垒，专利核心保护“硅通孔穿通架构+多层异构芯片集成”的专属实现方案，目前行业暂无等效替代技术，竞品想要研发同类产品，需投入极高的研发成本与时间成本，技术突破难度较大。同时，该技术依托的CBA晶圆键合工艺，与闪迪现有3D NAND量产产线工艺同源，企业具备成熟的制程基础，相比同行拥有量产先发优势。
当前存储行业多数厂商仍沿用传统侧边扩容方案，技术路线高度同质化，而闪迪的立体堆叠架构实现了技术差异化，精准适配下一代AI算力存储需求。需要明确的是，目前这套专利架构仅停留在技术设计阶段，尚未进入样品测试环节，品牌推向市场的仍是工艺成熟的侧边式HBF架构。专利构建的技术护城河具备长期价值，但最终能否转化为市场竞争力，仍取决于后续工艺优化与量产落地进度。
多重工程难题亟待攻克，新技术规模化量产仍存挑战
HBF技术与3D堆叠专利的理论优势突出，但商业化落地仍面临多重工程难题，短期难以实现大规模量产。首当其冲的是散热难题，GPU、AI算力芯片运行功耗高、发热量大，直接堆叠在耐热性较弱的NAND闪存上方，易导致闪存工作异常、硬件寿命缩减，同时高温会降低芯片封装良率，拉高生产成本，行业目前暂无成熟的一体化散热解决方案。
其次，异构集成封装难度极高，单一封装内同步整合算力芯片、NAND闪存、HBM芯片，对TSV通孔、晶圆键合工艺精度要求严苛，先进封装成本高昂，会削弱产品的市场性价比。此外，NAND闪存本身存在擦写损耗、随机存取延迟偏高的特性，与AI高频随机读写的工作模式适配性不足。综合来看，成熟的侧边式HBF技术有望在2027年实现小规模商用，而颠覆性的3D立体堆叠架构，仍需3-5年的工艺打磨，才能逐步具备量产条件。