第五代1b制程DDR存储器良率未达标准，三星成立工作小组解决

第五代 1b 制程 DDR 存储器良率未达标准，三星成立工作小组解决
根据韩国媒体 ZDNet Korea 的报导，三星第五代 10 纳米级（1b）制程 DRAM 存储器良率未达业界 80%~90% 的一般目标，这使得三星已于上个月开始，成立专门工作小组来进行解决。
三星是在于 2023 年 5 月宣布第五代 10 纳米级（1b）制程 16Gb DDR5 存储器开始量产，后又于 2023 年 9 月宣布第五代 10 纳米级（1b）制程的 32Gb DDR5 存储器开发成功。这代表着三星可在不使用 TSV 矽穿孔技术的情况下，就能生产 128GB 容量的高密度 DDR5 RDIMM 存储器模组。
因为相较于采用 TSV 矽穿孔的 3DS DIMM 存储器，这种不使用 TSV 矽穿孔技术的存储器模组功耗减少 10%，制造成本也显著降低。所以，第五代 10 纳米级（1b）制程的 32Gb DDR5 存储器颗粒被三星电子视为未来的主力产品。现在，三星成立专门工作组，目的就是迅速提升良率，能在市场上具备竞争力。
三星电子还决定积极扩大第五代 10 纳米级（1b）制程 DRAM 的产量，未来华城 15 和平泽 P2 晶圆厂将成为这一产品的主要生产基地。其中，平泽 P2 晶圆厂目前主要以生产第三代 10 纳米级 (1z ) 制程的存储器，未来将进行制程技术的升级。
三星电子计划将第五代 10 纳米级（1b）制程 DRAM 的产能，从目前的每月 4 万片，扩大到 2024 年第三季的 7 万片，然后到第四季在到 10 万片的规模。之后，到明 2025 年则将进一步提升至每月 20 万片，以因应市场需求。