将圆形单元切开一半，但又可以提高容量?

目前，96 层堆叠的 3D NAND Flash 已经普遍应用于市场中，至 2020 年更将进入128 层堆叠，不过层数越多制造难度亦会增加，而且还要在每个单元内容纳更多的储存电位，会使得制造难度与生产良率更有挑战性，因此 NAND Flash 厂商就需要寻求新的突破。日前，Kioxia Corporation 铠侠株式会社宣布开发出创新的储存单元结构“Twin BiCS FLASH”，是一种新的半圆形单元设计，在缩小单元尺寸的同时亦可以拥有更多位，达至储存密度提升，这种设计将有望超越 4-bit ( QLC ) 的储存装置。

3D NAND Flash 技术通过增加单元堆叠层的数量以及实现多层堆叠沉积和高深宽比蚀刻，以每位低成本实现了高位密度。近年来，随着单元堆叠层的数量超过 100+ 层，在蚀刻轮廓控制、尺寸均匀性及生产率之间进行权衡取舍变得越来越具有挑战性。
 
为了克服这个问题，Kioxia 通过在常规圆形单元中分割栅电极以减小单元尺寸（与常规圆形单元相比），开发了一种新的半圆形单元设计，从而可以在较少数量的单元层上实现更高的储存密度。 

 
全新 “Twin BiCS FLASH” 单元的设计中采用 Floating Gate 浮栅电荷储存层代替 Charge Trap 电荷陷阱型电荷储存层，然后将原本呈圆形的单元一切为二，形成了新的半圆形单元，这种新的单元结构增大了对单元进行编程时的窗口，同时单元的大小还要比用原来的电荷陷阱式单元还要来的小。总的来说，新的技术可以减少电子泄漏，保证了在更高密度下面的单元稳定性，同时利用曲率效应提高 NAND Flash P/E 编程/擦除过程中的性能。 

 
经 Kioxia 的实证，具有卓越的编程/擦除特性的半圆形 Floating Gate 单元可望在较小的单元尺寸下获得相对紧密的 QLC Vt 分布。此外，在 low-trap Si channel 的整合使每个单元可以更优于 QLC（4bit/cell），例如，如 PLC （5bit/cell）五层单元，这些结果证实，半圆形 Floating Gate 单元是追求更高 bit 位元密度的可行方案。
 
展望未来，Kioxia 将会致力于 NAND Flash 创新的研发工作，并会持续为 Twin BiCS FLASH 进行开发及优化，实现更高密度、更大储存容量的产品。