应用于3D-NAND Flash的全新电晶体：FanFET

想像着在高速与巨量的资讯流与运算流的未来，无论你身在何时何处，你的行动装置荧幕(NOR+OLED)将即时地在云端上(DRAM)搜寻与探索强大的逻辑运算与智慧分析(NAND，CPU/AI)，并快速地取得全新的讯息与决策。涵盖智慧家庭，自动运输，行动执行以及各个领域的大数据分析，高速高容量的记忆体与CPU/AI晶片将扮演无线通讯与智慧运算时代的两大要角。

本文将描述一创新的扇型电晶体(Fan type Field Effect Transistor，FanFET)，应用于3D-NAND Flash快闪记忆体的技术、评比与亮点，及延伸于数位逻辑的简单概念。

电晶体的演化蓝图

目前主流电晶体演化与产品应用的技术蓝图，从CMOS技术来看，除逻辑、功率元件产品外，还有NOR Flash技术。而DRAM、NAND与25nm以下的逻辑产品，其电晶体则分别演化成环绕式闸极电晶体(Surrounding Gate Transistor，SGT)、环绕式结构(Gate-all-around，GAA；又称为GAAFET)、和鳍式电晶体(FinFET)。

举例来说，NAND Flash在20nm以下(严格来说是3D-NAND Flash)由垂直电流的GAA记忆体串联而成；而鳍式电晶体的逻辑电路乃由CMOS逐步地演变成二维加强版(2D Plus)的结构，由并联多鳍(Multi-fins)或多奈米薄片(Nano-Sheets，例如MBCFET)来增加电流的大小。而以上的技术则需具备深紫外光(DUV)、甚至极紫外光(EUV)的黄光设备来完成相对应的奈米图案。

创新的扇型电晶体则是类似扇形(Fan)型态的主动元件。扇型电晶体具有垂直电流与相对应的端点位置、适合立体堆叠以及高容量密度，因此适合未来电晶体与记忆体的应用。

3D-NAND Flash造就新型电晶体

GAA Cell是目前全球记忆体大厂的主流和唯一的立体型快闪记忆体技术(3D-NAND Flash) ，采四方型交错排列结构，GAA 晶胞依照材料结构区分为GAA CT Cell或GAA FG Cell产品，特征尺度(Feature Size)约为4F2 以上，GAA 的结构也适合多层的立体堆叠，这也是立体型快闪记忆体的容量密度能够快速成长的原因。

记忆体节点技术与密度的提升，有赖于新兴的材料和创新的结构这两大关键技术。新兴材料所衍生的记忆体，例如FRAM以及RRAM，目前已有厂商完成少量的生产和应用。

对于创新结构而言，除提升容量密度外，精简的方法、高相容性制程，更能扩大未来记忆体的应用与普及性。汉萨科技从最密堆积开始，考虑电路的布局与连结，并要求立体元件的模型以及立体制程合理化。当完成立体型快闪记忆体时，便衍生一全新的电晶体，我们称之为扇型电晶体(FanFET)，这是一种有别于FinFET、GAA的创新电晶体。图2显示FanFET的结构、座标与端点。

兼具电晶体与记忆体：扇型电晶体

扇型电晶体可做为电晶体和记忆体，亦具有与MOS电晶体相同的基本架构。FanFET 具有垂直电流，电晶体结构可透过ArF/DUV黄光设备即可完成，且具有多层堆叠的制造技术。扇型记忆体晶胞具有六方最密堆积，特征尺度约为2F2，即FanFET记忆晶胞的单位面积密度约为 GAA记忆晶胞的2倍以上。

3D-NAND Flash模组化制程

3D-NAND Flash模组化制程的关键在于记忆体晶胞的形成方式和相对排列。图3为GAA与FanFET立体记忆体结构示意图。首先的前段制程(FEOL)由多晶矽和氮化矽的薄膜堆叠开始， 其次是记忆晶胞的制造过程，然后为中段的制程(MEOL)，最后为后段制程(BEOL)。

前段制程的薄膜堆叠需考虑沉积薄膜厚度的组合、薄膜均匀度和堆叠的层数；随后的晶胞制程则考虑晶胞图案完成的方式与步骤、电晶体操作的通道区域和物理机制、蚀刻时所面临深宽比(Aspect Ratio )问题。 最后便是中段位元线(BL)、字元线(WL)制程与后段金属连接线制程， 位元线与字元线掺杂多晶矽或金属导线的导电性质、高深宽比、黄光对准与金属污染是关键性的问题。

记忆体晶胞模组的关键制程与差异

分裂的环绕式结构(Split GAA)是由GAA演化而来(Split GAA为作者暂定的名称)；图4为四家 厂商的Split GAA与FanFET制程模组化比较，由俯视的角度观察这四家厂商记忆体晶胞的主要差异(在此省略GAA制程)。前三家厂商所采用的Split GAA Cell制造模式乃是基于GAA的制程，切开由类似椭圆型的GAA即可形成Split GAA。

以汉萨科技的FanFET 制程流程为例，首先是晶胞间隔离层(Isolation of intra-cells)，内嵌式晶胞制程整合(Recessed Cell)，晶胞群隔离层(Isolation of inter-cells)，此为闸极后制程(Gate Last)技术。

Split GAA and FanFET记忆体晶胞的评比

以上四家厂商的相似之处包括垂直的电流、具有多层堆叠的制程技术、各个导线连接的方式、位元线与字元线连结的方式。而看似相近的外型，汉萨的记忆体电流操作区域的结构与前面三家炯然回异。

为了进行记忆体晶胞模组的制程，前三家厂商的晶胞必须固定在一定的数值，以满足后续的制程，而晶胞的直径大小──即Split GAA晶胞孔洞的短轴直径──会影响最后的容量密度； 汉萨科技的扇型记忆体晶胞模组在此晶胞制程整合上无此困扰，因为扇型记忆体晶胞的形状与特征尺度可依据开发者的需求自由调配，并可有效地调整容量密度的大小。

前三家厂商的特征尺度大小约是3.5~6F2这是因为晶胞本身是封闭性结构、晶胞间隔离层和晶胞群隔离层都必须遵守设计规范。另外各家制程的顺序与差异，例如闸极前(Gate First)与闸极后(Gate Last)制程技术、隔绝层与晶胞的顺序，以及制程上的薄膜残留和黄光尺寸大小的均匀性，都可能产生不同程度的边际效应。

分裂的环绕式结构之局限性

Split GAA 可能有一个严峻的问题，就是其本身是一个封闭式晶胞结构，此结构会限制晶胞的大小；当晶胞微缩时，会面临介电层薄膜填充的问题，且Split GAA会增大特征尺度，导致单位面积的容量密度变小。

相反地，FanFET可自由地调整晶胞形状和隔离层的比例，此关键的因素在于FanFET是一个开放式内嵌型的晶胞，无论在黄光的曝光显影与介电薄膜填充制程上，皆可在既有的ArF、DUV 黄光设备12吋晶圆厂完成，制程的节点技术可由90奈米一直延续至10奈米以下。

FanFET技术亮点与优势

汉萨科技的扇型记忆体有10大技术亮点, 第一组为创新的高密度电晶体晶胞， 从技术的角度而言，包括：

1. 全新的扇型电晶体(FanFET)结构；
2. 可应用于电晶体与记忆体；
3. 多层堆叠的立体结构与技术；
4. 提高单位面积的记忆容量；
5. 多样性技术：除了独立记忆体技术外，FanFET技术可延伸至嵌入式系统和记忆体内运算。

第二组为可展延的摩尔定律，扇型电晶体的节点技术可展延从90nm~10nm以下。从商业的角度，亮点更包含：

6. 双赢的商业模式与获利策略；
7. 矽相容性：制程技术可相容于目前12吋晶圆厂；
8. 减少开发成本与提升产能利用率；
9. 专利共享：专利池共享、建立相关的技术规范；
10. 建立完整的制造供应链。

抢占未来商业先机

汉萨科技的创新结构扇型立体快闪记忆体，具有既简单且优美的晶胞、最小的特征尺度2F2、容量密度最高的3D制程、符合标准的MOST 结构、开发成本最有效率的技术。汉萨科技希望藉由联盟的商业模式共同合作开发，以便衍生更多的技术层次和商业机会；并且进一步结合新材料技术，在行动通讯与人工智慧的时代，开启奈米级记忆体应用的新蓝海。

FanFET的逻辑应用

透过n-type FanFET与p-type FanFET端点的连结成反向器的雏型，图5为数位逻辑基本单元FanFET反向器示意图。 FanFET可透过布局与模拟，可完成相对应的数位逻辑上的功能，这在特征尺度上、电性的功能上、3D制程技术上，将有更多的研发动能和想像空间。

FanFET像CMOS一样，是一个可制造记忆体与逻辑电路的电晶体，在半导体产业上，它是奈米级新创结构的明日新星与具备半导体技术的开发潜力。

汉萨科技(Hexas Technology Corporation)是一家专业的记忆体晶片智财权研发与授权的新创公司。提供一种全新发明的扇型电晶体FanFET，应用的技术包括3D-NAND、NOR、与DRAM记忆体，奈米节点技术蓝图可从90nm至10nm以下。